Reconfiguracion Dinamica de FPGAs Basada En Objetos Distribuidos : Una gestión eficiente del proceso de reconfiguración parcial

La capacidad de modificacin, en tiempo de ejecucin, de parte de un diseo implementado en una Field Programmable Gate Array (FPGA), abre novedosas posibilidades de diseo. Es posible modificar un diseo o actualizarlo "sobre la marcha", sin necesidad de rediseo total del sistema ni de reconfiguracin completa del dispositivo, slo aquellos componentes que vayan a ser modificados o reemplazados. Actualmente el diseo de stos sistemas dinmicamente reconfigurables, presenta una serie de problemas como los siguientes: a) cmo realizar el proceso de reconfiguracin de manera eficiente (reducir latencia), b) cmo y cundo detener/reemplazar/activar un componente (gestin de reconfiguracin), c) cmo y dnde almacenar su estado (persistencia y asignacin de memoria), d) cmo acceder al nuevo componente (localizacin), e) cmo lograr la integracin de Ips (adaptabilidad), y f) cmo facilitar la migracin de tareas Hw-Hw, Sw-Hw y Hw-Sw. Esta Tesis Doctoral propone una solucin integral, la cual es desarrollada y presentada como un conjunto de servicios que han sido diseados para dar respuesta a cada uno de estos problemas.